BDM Belegung

[schwefel]

Hallo Leute,

habe das Prob. das ich für einen Freund das AlexW drauf machen wollte dabei aber die Flashs abgeschossen habe, Ihr seid ja schon weit gekommen, ist den jemand mit einer Nokia 945-05 dabei, wenn bei allen anderen Nokias ein offensichtlich vorhandenes BDM dabei ist dan muß doch bei der 05 auch eins sein. Ich hatte schon ein Task weiter Oben aufgemacht "Flash getötet" sorry hier bin ich glaube besser aufgehoben

Nokia A500 2xI Sat u. Kabel

[mediom]

hats jetzt schon mal jemand geschaft (ausser tmbinc tribleDES und co) mit den infos hier ein bdm an die box anzuschließen und sein bootloader damit neu zu flashen?
wenn ja, könnte der jenigma mal einen testbericht abliefern.

Danke
mediom

[Rudi Ratlos 4711]

Ich arbeite hart dran. Material für's Interface hab ich, SuSE 8.0 ist auf meinem Drittrechner aufgesetzt, die Software (GDB 5.0+MPCBDM) ist compliliert und konfiguriert.

Ich müsste noch das Flash-Script auf die größeren STRATAS anpassen und vor allem das BDM-Pinout haben.

Ich hab hier noch ne Sagem von einem Bekannten, die tut es noch. Ich werde mal abklären, ob ich die Box für Forschungsarbeiten hinsichtlich Bootloader nehmen darf (da hier BDM-Pinbelegung bekannt).

Der hat eh zwei Boxen. Aber garantieren kann ich für nix (und für seine Box nebenbei bemerkt auch nicht... ).

Besorge man mir ein Philips-Board mit Totalschaden, und ich fange sofort an....

RR4711

[Rudi Ratlos 4711]

Ich hab mal DVB-Total angemailt, ob die uns mit Pinout-Messungen / Schrottboards aushelfen könnten. Ich halte Euch auf dem Laufenden...

RR4711

[Rudi Ratlos 4711]

So, ich hab mir dann mal den Samstag/Sonntag mit BDM Basteln und anschließen vertrieben.

War leider bisher nicht von Erfolg gekröhnt. In dem Anschlußbild von der Sagem sind, wenn ich mich nicht sehr irre (vielleicht kann das mal jemand crosschecken) die DSCK,DSDI und DSDO und FRZ im unteren Teil des Bildes für das BDM Interface zuständig, sowie SRESET und HRESET aus dem oberen Bildteil.

Die oberen DSDI,DSDO und DSCK sind für das JTAG / COP Interface, für die es keine Open-Source Software gibt, da die Kommandos nur gegen NDA erhältlich sind, was den Einsatz in Open Source verbietet.

Kann einer der Dev's mal checken, ob ich hier einen gravierenden Fehler beim Anschließen gemacht habe ? Ich hab auch mal die DSCK, DSDI und DSDO aus dem oberen Bildteil angeschlossen, aber dann jammert mir der MPCBDM / GDB, daß die Target CPU DSDO nicht auf LOW ziehen würde (m.a.W.: Er findet die CPU nicht).

Mit dem IMHO richtigem Anschluß bekomme ich im GDB:

Code: Alles auswählen

linux:~/download # ./powerpc-linux-gdb -x MPCBDM/mpc.init
GNU gdb 5.0
Copyright 2000 Free Software Foundation, Inc.
GDB is free software, covered by the GNU General Public License, and you are
welcome to change it and/or distribute copies of it under certain conditions.
Type "show copying" to see the conditions.
There is absolutely no warranty for GDB.  Type "show warranty" for details.
This GDB was configured as "--host=i686-pc-linux-gnu --target=powerpc-linux".
MPCBDM version 1.2.3 / 2001/10/25
got access rights for printer port 0 addr 0x378..0x37A
disabled power at port 0
adapter version 2 initialized
*** init
Target cpu PVR=0x00000000 PARTNUM=0x00 MASKNUM=0x00 REV_NUM=0x0000
warning: unknown CPU. Using default register description
BDM initialized
0x0 in ?? ()

Any comments are welcome !

Wäre schade, wenn wir das nicht noch hinbekommen würden...
Aber ich tröste mich, ich hab schon ganz andere Sachen nicht hinbekommen.

P.S.: Interface iss hardwaremäßig wohl i.O. Hab alles nochmals durchgeklingelt.

RR4711

[Jolt]

Hi,

was hast du denn nun für ein Interface gebaut?

Was passiert wenn du FRZ auf HIGH Bzw LOW legst? (Hab jetzt nicht im Kopf welches der korrekte Pegel ist) Bleibt die Box dann stehen?

Bye
Jolt

[Rudi Ratlos 4711]

Gebaut hab ich das hier:



meiner Meinung nach auch richtig. Den 16 pol. Stecker hab ich weggelassen, und die dahin führenden Ausgänge z.B. von dem IC hab ich offengelassen.

FRZ habe ich auf VFLS0 liegen.

Ich dachte Freeze ist ein AUSGANG, der dem BDM sagt, die CPU hat sich jetzt bequemt, stehen zu bleiben ?!?

Eventuell stimmt das Foto mit dem SAGEM - Pinning ja nicht ?

RR4711

[MHC]

hi,

@RudiRatlos
hast du schon mal TripleDES kontaktet , so wie es aussieht stammt das Bild
von ihm ...
leider sind die Bezeichnungen unzureichend ... man hätte besser die
original Pinbezeichnung der CPU nehmen sollen, denn welche PIN's wie
geschaltet sind ergibts sich ja aus DBGC und DBPC vom Hard Reset Configurations Word ...

[Rudi Ratlos 4711]

Gutes Stichwort mit dem Config Word. Manchmal isses gut, wenn man mal ins Handbuch schaut. Laut dem bekannten Nokia-Plan ist das CFG-WORD wie folgt gesetzt: Bits 31-16 not used

Code: Alles auswählen

Bit 0: (EARB) = 0
Bit 1: (IIP) = 1
Bit 2: (RESERVED) = 0 (offen)
Bit 3: (BDIS) = 0
Bit 4: (BPS_L) = 0
Bit 5: (BPS_H) = 0
Bit 6: (RESERVED) = 0 (offen)
Bit 7: (ISB_L) = 1
Bit 8: (ISB_H) = 0
Bit 9: (DBGC_L) = 1
Bit 10: (DBGC_H) = 1
Bit 11: (DBPC_L) = 0
Bit 12: (DBPC_H) = 0
Bit 13: (EBDF_L) = 0
Bit 14: (EBDF_H) = 0
Bit 15: (RESERVED) = 0 (offen)

Und an die Motorola Bitorder werde ich mich nie gewöhnen....

Im Klartext heißt das wohl:

- Internal Bus Arbitration
- MSR IP = gelöscht
- Memory Controller Enabled
- 32 Bit Flash size (macht Sinn)
- ISB bin ich mir net sicher, wie rum die die Bits jetzt zählen, würde Tippen auf Internal Memory = 0xFF000000

Nun der Interessante Teil:

DBGC = 11 -> IP_B[0:1] functions as VFLS[0:1] usw....
(Gut, das wird die nicht rausgeführt haben..... Sollte aber auch so gehen)


DBPC = 00 -> TCK/DSCK functions as DSCK
TDI/DSDI functions as DSDI
TDO /DSDO functions as DSDO

Das müssten dann doch die oberen Anschlüsse sein, wenn das Layout mich nicht völlig irre führt. Pin 1 / A ist doch da an der CPU wo diese kupferfarbene Markierung und der Punkt auf dem BGA iss, oder bin ich völlig verbödet.... ?

Es geht aber trotzdem nicht. Hab nochmal mit dem "Erfinder" des BDM kommuniziert, der meinte, FREEZE an die VFLS0 und VFLS1 (am BDM) legen, und geht. Tut's aber nicht. Ich bin immer noch unschlüssig, ob das Pinning stimmt, oder ob ich das Config-Word noch irgendwie ändern muss (an den zwei Bustreibern IP02 und IP03).

P.S. Aufgeben gilt nicht !

RR4711

[Jolt]

Hi,

sorryy mit FRZ war natürlich Unsinn. Habs nicht mehr 100% im Kopf aber imho mußte DSCK auf High und dann sollte beim Reset FRZ folgen oder?

Zum Pinout. Also das stimmt wohl so. Frag mal pacman, der hat ne Sagem gelötet und meinte es wäre 1:1 das auf dem Bild. K.a. ob er die unteren benutzt hat.

ABER und jetzt wirds traurig, es lief _NICHT_ mit dem selbstbau BDM sondern nur mit dem Wiggler. Wo auch immer da die Unterschiede sind, es lief halt nicht.

Bye
Jolt

[Pacman]

Morgn!
Tripledes hatte das bdm damals mit meiner box am laufen, das hat ziemlich gut funktioniert. (erste sagem mit laufendem bdm )
Allerdings, wie schonmal gesagt, man muss das config-word umsetzen, da die Pins sonst irgendwo an der Seriellen rumhängen... Da gibts einen einfachen Patch (2 Leitungen). Die Verbindungen sind auf jeden Fall sonst FALSCH!!! Da liegt ein Pin auf GND (durchkontaktiert), d.h. da ist nix zu machen. Ich werd die Tage mal ein paar Bilchen machen.
Zum Thema FRZ:
Wenn man dsck auf high oder low legt (ka steht auf jeden fall in dem mpc handbuch), dann geht die cpu in den Debug Mode (*ggg* nicht der vom BMON ) und FRZ wird high. Der muss dann nach umgesetzten config-word in eine richtung gezogen werden, da sonst die box nicht mehr bootet, wenn der pin jittert
Um das nochmal klarzustellen: FRZ ist von der dbox aus gesehen ein OUTPUT! (sieht man auch am Schaltbild zum BDM)
bye
Pacman

[Rudi Ratlos 4711]

Dank Schritt-für-Schritt Umbauanleitung von PACMAN im IRC habe ich es geschafft, das MPCBDM an der Sagem zum laufen zu bringen.

PACMAN wird demnächst Fotos posten, wie das Configword des MPC823 umgesetzt werden muss, damit die BDM-Pins aktiviert werden (Sagem hat das anders gesetzt als Nokia!)

Mache jetzt gerade erste "Gehversuche" mit GDB und PPC-ASM. Muss mich jetzt erstmal mit der Konfiguration der CPU beschäftigen, die Chip Selects sind ja wohl alle programmierbar, muss die ganzen Gerätschaften erstmal in ihre angestammten Adressbereiche legen....

Melde mich, sobald es Neues gibt !

RR4711

[derget]

gogogogo

[Pacman]

Hi!
Also ich hab die Bilder mit einem kleinen Readme auf http://tuxbox.berlios.de/misc/sagembdm.tar.gz abgelegt. Ein großer Dank dabei geht an Doom, TripleDES und tmbinc.
Viel Spaß damit... Falls ihr Fehler gefunden oder Anmerkungen oder so habt, oder Bescheid sagen wollt "Es funktioniert!" dann schreibt einfach ne Mail.
bye
Pacman

[Indy500]

Muss das Config-word bei der Philips auch umgesetzt werden?

[kolp]

auf rudi wunsch hier die ergebnisse des durchklingelns:

(da ich leider keinen pinplan des xpc habe sind die pins mit R(reihe von oben) und S (stelle gezählt von links) auf dem layout benannt)
"oben" ist die rückseite der platine!

1 R05S16
2 R06S15
3 R05S13
4 R13S02
5 R07S01
6 hochkommend am oberen nächsten lötauge von 3534
7 R12S02

hoffe damit geholfen zu haben

gruss aus ffm

[DieMade]

Ich hab mich mal mit dem PowerPC MPC823 Reference Manual hingesetzt und kolp's Ergebnisse in Signale gewandelt.

Ich persönlich kann leider nicht viel damit Anfangen, aber Rudi & Liontamer sicherlich

1 R05S16 = TA
2 R06S15 = BR
3 R05S13 = CS0
4 R13S02 = SRESET
5 R07S01 = IRQ6
6 R02S05 = BI (hochkommend am oberen nächsten lötauge von 3534)
7 R12S02 = HRESET


TA = Transfer Acknowledge
This bidirectional three-state signal indicates that the
slave device addressed in the current transaction has accepted the data transferred
by the master (write) or has driven the data bus with valid data (read). The signal
behaves as an output when the PCMCIA memory controller takes control of the
transaction. The only exception occurs when the memory controller is controlling the
slave access by means of the GPCM and the corresponding option register is
instructed to wait for an external assertion of the transfer acknowledge line. Every
slave device should negate the ta signal after the end of the transaction and
immediately three-state it to avoid contentions on the line if a new transfer is initiated
addressing other slave devices. A pull-up resistor should be connected to this signal
to keep a master device from detecting the assertion of this signal when no slave is
addressed in a transfer or when the address detection for the addressed slave is
slow.

BR = Bus Request
This bidirectional signal is asserted low when a possible master is
requesting ownership of the bus. When the MPC823 is configured to operate with the
internal arbiter, this signal is configured as an input. However, when the MPC823 is
configured to operate with an external arbiter, this signal is configured as an output
and asserted every time a new transaction is intended to be initiated and no parking
on the bus is granted.

CS[0:5] = Chip Select
These output signals enable peripheral or memory devices at
programmed addresses if they are appropriately defined in the memory controller.
CS0 can be configured to be the global chip-select for the boot device.

SRESET = Soft Reset
This open drain line, when asserted, causes the MPC823 to enter the
soft reset state.

HRESET = Hard Reset
This open drain line, when asserted, causes the MPC823 to enter the
hard reset state.

BI = Burst Inhibit
This bidirectional three-state signal indicates that the slave device
addressed in the current burst transaction is unable to support burst transfers. The
signal behaves as an output when the PCMCIA memory controller takes control of
the transaction. When the MPC823 drives out the signal for a specific transaction, it
asserts or negates BI during the transaction according to the value you specify in the
appropriate control registers. It negates the signal after the end of the transaction
and immediately three-states it to avoid contentions if a new transfer is initiated
addressing other slave devices.

IRQ6/FRZ = Interrupt Request 6
This input signal is one of the eight external signals that can
request (by means of the internal interrupt controller) a service routine from the core.
It should be noted that the interrupt request signal that is sent to the interrupt
controller is the logical AND of this signal (if defined to function as IRQ6) and the
DP3/IRQ6 (if defined to function as IRQ6.)

Freeze
This output signal is asserted to indicate that the internal core is in debug
mode.

[cmc]

Hi,

wollte mir gerade mal die bilder anschauen habe gesehen das der tread etwas älter ist, und die bilder sind auch wech kann die noch mal jemand ihrgendwo reinstellen ???

danke

[Rudi Ratlos 4711]

Erstmal danke an KOLP !!!!!!

Dann bin ich mal so frei. Hier die "Readme" von pacman:

Code: Alles auswählen

hier fuer die interessierten die anschlüsse und modifikationen fürs bdm an
der sagem dbox2. fuer die modifikation am config-word steckt man am besten
ein stueck lochrasterplatine in den ramslot und loetet dort zwei jumper ein,
damit die modifikation schnell wieder rueckgangig gemacht werden kann.
auf configword.jpg sind die punkte 1a mit 1b und 2a mit 2b zu verbinden,
desweiteren ist darauf zu achten, dass man dsck mit einem pulldown
widerstand (1k oder besser 10k) auf GND zieht, da ansonsten die box nicht 
mehr bootet (cpu geht in den debug mode).
das bdm interface sollte 3.3v tauglich sein, die spannung dafuer kann an den
markierten punkten abgegriffen werden.

ein link zu einem eigenbau-bdm projekt für linux:
http://www.vas-gmbh.de/software/mpcbdm/

last but not least ein grosser dank an TripleDES, tmbinc und vor allem DOOM,
ohne die dies alles nicht moeglich gewesen waere.

pacman (pacman@berlios.de)
26.10.2002

Und hier dieGrafiken dazu (Configurationword):


und die Anschlüsse:

[Rudi Ratlos 4711]

Ich hab mich mal mit dem PowerPC MPC823 Reference Manual hingesetzt und kolp's Ergebnisse in Signale gewandelt.

Ich persönlich kann leider nicht viel damit Anfangen, aber Rudi & Liontamer sicherlich

1 R05S16 = TA
2 R06S15 = BR
3 R05S13 = CS0
4 R13S02 = SRESET
5 R07S01 = IRQ6
6 R02S05 = BI (hochkommend am oberen nächsten lötauge von 3534)
7 R12S02 = HRESET

Das ist so natürlich quark

Weil oben ist nicht oben im "Reference Manual", sondern links.

A1/A16 und T1/T2 ist aufgedruckt als Orientierungshilfe.

Somit ist:

1 R05S16 = TCK / DSCK
2 R06S15 = TDI / DSDI
3 R05S13 = TDO / DSDO
4 R13S02 = SRESET
5 R07S01 = IRQ6/FREEZE (Seite 61 Manual)
6 R02S05 = BI (wüßte nicht wozu das gut ist, für's BDM jedenfalls uninteressant)
7 R12S02 = HRESET

[DieMade]

[Rudi Ratlos 4711]

Na so schlimm isses ja auch nicht...

Hauptsache, das ist jetzt mal definitiv geklärt!

@INDY500: Ich warte immer noch auf die Rücksendung meines BDMs....

RR4711

[DieMade]

Stimmt, hätte eigentlich heißen müssen, 4 hatte ich ja richtig

[DieMade]

1 R05S16 = TCK / DSCK
2 R06S15 = TDI / DSDI
3 R05S13 = TDO / DSDO
4 R13S02 = SRESET
5 R07S01 = IRQ6/FREEZE (Seite 61 Manual)
6 R02S05 = BI (wüßte nicht wozu das gut ist, für's BDM jedenfalls uninteressant)
7 R12S02 = HRESET

Öhm, von wo muß ich denn auf die BDM-Leiterbahnen schauen, um die Belegung umzusetzen?

[Rudi Ratlos 4711]

Ei steht hier (8 ist Masse):

http://mitglied.lycos.de/jdelphi/dbox/durchgang2.JPG



RR4711